网卡phy学习

MII接口

网络的数据传输时靠MII，常用的MII mode如下：

1. MII接口：
   表中信号方向针对PHY芯片来说，I表示输入，O表示输出：

   • 信号	方向	位宽	含义
     RX_CLK	O	1	发送时钟，PHY芯片产生，100Mbps时为25MHz，10Mbps时为 2.5MHz。
     RX_DV	O	1	高电平表示发送的数据有效。
     RX_ER	O	1	高电平表示发送数据的错误，接收端不接受该数据。
     RX_D	O	4	发送数据总线。
     TX_CLK	O	1	接收时钟，PHY芯片产生，频率与RX_CLK一致。
     TX_EN	I	1	高电平表示接收的数据有效。
     TX_ER	I	1	高电平表示接收的数据包有误，丢弃该数据包。
     TX_D	I	4	接收数据总线。
     CRS	O	1	载波侦测信号，不需要同步于参考时钟，有数据传输，CRS就有效，仅PHY在半双工模式下有效。
     COL	O	1	冲突检测信号，不需要同步于参考时钟，仅PHY在半双工模式下有效。

     MII接口只能实现100Mbps、10Mbps速率的数据传输，不能实现1000Mbps。 发送、接收的数据线均为4位，则每个时钟周期发送或接收4位数据。如果要实现100Mbps通信速率，那么时钟频率就应该是25MHz。如果要实现10Mbps通信速率，那么时钟频率就应该是2.5MHz。

关于对c代码内存的一些理解

起因是在观看裸机开发教程中在汇编中引入了一个链接文件，教程中并未对其做出过多的解释，所以我就自己查看资料对c的内存管理有了进一步的理解，链接文件如下：

1
2
3
4
5
6
7
8
9
10
11
12
13
14

SECTIONS{
	. = 0X87800000;
	.text :
	{
		start.o
		main.o
		*(.text)
	}
	.rodata ALIGN(4) : {*(.rodata*)}
	.data ALIGN(4) : { *(.data) }
 __bss_start = .;
	.bss ALIGN(4) : { *(.bss) *(COMMON) }
	__bss_end = .;
}

在这个文件里我们看到了.text,.rodata,.data,.bss我一开始看到这个觉得一头雾水（因为本人c语言基础较弱），首先是不知道这些段是干嘛的，其次是不知道编写这个所谓链接文件的目的，所以我就去网上查看资料，终于有了一些收获